1. Giới thiệu
Trong thời đại kỹ thuật số ngày nay, chất bán dẫn đóng một vai trò vô cùng quan trọng trong cuộc sống hàng ngày của chúng ta. Chúng là trái tim của tất cả các thiết bị điện tử mà chúng ta phụ thuộc — từ điện thoại thông minh, máy tính đến ô tô và máy giặt. Về bản chất, quá trình tạo ra chất bán dẫn đòi hỏi các kỹ thuật khoa học phức tạp và kỹ thuật chính xác. Bài viết này đi sâu vào thế giới phức tạp của sản xuất chất bán dẫn, làm sáng tỏ cách thức tạo ra những linh kiện nhỏ bé nhưng mạnh mẽ này.
2. Nguyên liệu thô: Silic
Silic, nguyên tố phổ biến thứ hai trên Trái Đất, là nền tảng cho chất bán dẫn. Chiếm khoảng 28% khối lượng vỏ Trái Đất, tính chất bán kim loại của Silic khiến nó trở thành lựa chọn hàng đầu trong sản xuất chất bán dẫn. Không chỉ sự sẵn có của Silic mà còn nhờ các tính chất vật lý và hóa học đặc trưng của nó. Silic có bốn electron hóa trị tạo thành liên kết cộng hóa trị, tạo nên cấu trúc mạng tinh thể ổn định. Đặc tính này khiến nó trở thành một vật liệu bán dẫn lý tưởng, cho phép dẫn điện có kiểm soát.
Hơn nữa, silicon là một vật liệu đàn hồi có thể chịu được nhiệt độ cao, một đặc tính cần thiết cho các quy trình nhiệt cực đoan trong sản xuất chất bán dẫn. Ngoài ra, silicon dioxide, kết quả của quá trình kết hợp silicon với oxy, là một chất cách điện tuyệt vời và được sử dụng trong sản xuất chip silicon vì lý do này.
2.1. Khai thác Silic
Silic chủ yếu có nguồn gốc từ silica (silicon dioxide), thường có trong cát và thạch anh. Quá trình khai thác silic thực chất bao gồm việc khai thác cát. Các quốc gia như Hoa Kỳ, Trung Quốc và Úc là những nhà sản xuất silic hàng đầu nhờ nguồn tài nguyên cát dồi dào.
Quy trình khai thác silic khá giống với khai thác truyền thống. Cát, còn được gọi là Silic dioxit (SO2), đầu tiên được khai thác từ lòng đất thông qua khai thác lộ thiên hoặc nạo vét. Sau khi khai thác, cát trải qua các quy trình làm sạch và lọc chuyên sâu để loại bỏ các tạp chất không mong muốn. Cát tinh chế sau đó được nung trong lò nhiệt độ cao với sự có mặt của cacbon. Quá trình này, được gọi là khử cacbon nhiệt, tạo ra silic đạt tiêu chuẩn luyện kim, với độ tinh khiết khoảng 98%.
Silic chiết xuất này vẫn chứa các tạp chất như sắt, nhôm và các kim loại khác. Mặc dù loại silic này được sử dụng trong các ngành công nghiệp khác, chẳng hạn như luyện kim và sản xuất hóa chất, nhưng việc sản xuất chất bán dẫn đòi hỏi độ tinh khiết cao hơn nữa. Do đó, cần có các quy trình tinh chế tiếp theo để tạo ra silic đạt chuẩn bán dẫn.
2.2. Tinh chế Silic
Sau khi khai thác và tinh chế ban đầu, silicon trải qua một loạt các bước tinh chế để đạt được cấp độ siêu tinh khiết phù hợp cho sản xuất chất bán dẫn. Silicon cấp độ bán dẫn này, còn được gọi là silicon cấp điện tử (EGS), phải đạt độ tinh khiết 99,9999999% - một yêu cầu bắt buộc do tính chất chính xác của các thiết bị bán dẫn. Ngay cả một lượng nhỏ tạp chất cũng có thể ảnh hưởng đáng kể đến chức năng của chúng.
Quá trình tinh chế thường bắt đầu bằng việc chuyển đổi silic cấp luyện kim thành một hợp chất dễ bay hơi hơn, có thể được tinh chế thêm. Quá trình này được thực hiện thông qua quy trình Siemens, trong đó silic cấp luyện kim được phản ứng với axit clohydric để tạo ra trichlorosilane (HCl3Si). Trichlorosilane là một hợp chất dễ bay hơi, có thể dễ dàng tinh chế bằng phương pháp chưng cất.
Trichlorosilane tinh khiết này sau đó được đưa vào quy trình lắng đọng hơi hóa học (CVD) trong lò phản ứng Siemens. Quy trình CVD bao gồm việc dẫn khí hydro qua trichlorosilane đã được nung nóng, phân hủy hợp chất này để tạo ra silic và hydro clorua có độ tinh khiết cao. Silic thu được ở dạng đa tinh thể và có độ tinh khiết cao cần thiết cho sản xuất chất bán dẫn.
Trong những năm gần đây, một phương pháp thay thế, được gọi là Lò phản ứng tầng sôi (FBR), đã ngày càng được sử dụng rộng rãi. Phương pháp này sử dụng nguyên lý tương tự như quy trình Siemens nhưng hiệu quả hơn, nhờ đó giảm chi phí sản xuất. Tuy nhiên, cả hai phương pháp đều hướng đến cùng một mục tiêu: sản xuất silicon siêu tinh khiết, phù hợp cho sản xuất chất bán dẫn. Các quy trình tinh chế này minh họa cho những nỗ lực mà các nhà sản xuất phải thực hiện để đảm bảo mức độ tinh khiết cần thiết, nhấn mạnh độ chính xác cần thiết trong sản xuất chất bán dẫn.
3. Sản xuất thỏi silicon (Silicon Ingot)
Sau khi thu được silicon siêu tinh khiết, đã đến lúc định hình nó thành hình dạng phù hợp cho sản xuất chip. Quy trình bắt đầu bằng việc tạo ra một thỏi silicon, một khối silicon lớn hình trụ. Quá trình sản xuất thỏi bắt đầu với một khối silicon nhỏ, gọi là tinh thể mầm, được nhúng vào silicon nóng chảy và sau đó từ từ kéo lên trong khi quay. Kỹ thuật này, được gọi là quy trình Czochralski, rất cần thiết để tạo thành một thỏi silicon hình trụ.
Thỏi silicon, vào cuối quá trình này, là một tinh thể silicon đơn, liên tục, thường được gọi là silicon đơn tinh thể. Bản chất đơn tinh thể của thỏi silicon rất quan trọng vì nó đảm bảo tính đồng nhất của cấu trúc mạng tinh thể, điều này rất quan trọng đối với chức năng bán dẫn đáng tin cậy.
Để quản lý các đặc tính điện của thiết bị bán dẫn cuối cùng, silicon trong thỏi thường được "pha tạp" trong giai đoạn này. Pha tạp bao gồm việc đưa một lượng nhỏ các nguyên tố khác, chẳng hạn như boron hoặc phốt pho, vào silicon. Các nguyên tố này làm thay đổi tính chất điện của silicon bằng cách bổ sung thêm các electron tự do hoặc tạo ra các "lỗ trống" nơi electron có thể di chuyển.
3.1. Định hình và định cỡ silicon ingot
Sau khi hình thành thỏi silicon, nó phải được định hình và định cỡ để đáp ứng các thông số kỹ thuật cần thiết cho sản xuất chip. Hình dạng tiêu chuẩn của các thỏi silicon này là hình trụ, nhưng chúng phải được cắt thành các tấm wafer mỏng, phẳng để có thể sử dụng trong các thiết bị bán dẫn. Quá trình biến đổi này bao gồm một số quy trình gia công chính xác.
Bước đầu tiên là nghiền thỏi hình trụ thành hình dạng và kích thước đồng nhất. Quá trình này được thực hiện để đảm bảo thỏi có hình trụ hoàn hảo, không có chỗ phình hay khuyết điểm. Tiếp theo, lớp ngoài của thỏi thường được mài để loại bỏ bất kỳ tạp chất tiềm ẩn nào có thể bám vào trong các quy trình trước đó.
Sau khi phôi được nghiền thành hình trụ hoàn hảo, nó được cắt thành các đĩa mỏng, phẳng gọi là wafer. Những wafer này được cắt bằng một loại cưa chuyên dụng có thể duy trì độ chính xác cao. Khi công nghệ phát triển và kích thước bóng bán dẫn thu nhỏ lại, yêu cầu về độ mỏng cũng trở nên khắt khe hơn. Hiện tại, độ dày wafer điển hình dao động từ 675 đến 725 micromet .
Các tấm wafer silicon sau đó được đánh bóng đến độ bóng gương, đảm bảo loại bỏ mọi khuyết tật vi mô còn sót lại. Độ nhẵn bề mặt cao này là cần thiết để đảm bảo sự căn chỉnh và tạo hoa văn chính xác trong các bước tiếp theo của quá trình sản xuất chất bán dẫn. Chính các tấm wafer từ quy trình này sẽ tiếp tục được đưa vào dây chuyền sản xuất và cuối cùng trở thành chất bán dẫn trong các thiết bị điện tử.
4. Chế tạo wafer (Wafer Fabrication)
Việc chế tạo một tấm wafer đòi hỏi nhiều quy trình phức tạp để biến một đĩa silicon đơn giản thành nền tảng cho nhiều linh kiện điện tử siêu nhỏ. Các quy trình này bao gồm oxy hóa (oxidation), in thạch bản (lithography), khắc (etching), pha tạp (doping) và kim loại hóa (metallization).
Quá trình oxy hóa là bước đầu tiên, trong đó tấm wafer silicon được nung nóng trong môi trường giàu oxy. Kết quả là một lớp silicon dioxide, cách điện với silicon bên dưới. Silicon dioxide cũng có thể đóng vai trò là "mặt nạ" trong các giai đoạn khắc sau hoặc là "cổng" trong bóng bán dẫn .
Tiếp theo, kỹ thuật in thạch bản được sử dụng để in các họa tiết mạch phức tạp lên lớp silicon dioxide. Quá trình này bao gồm việc phủ một vật liệu nhạy sáng gọi là chất cản quang lên silicon dioxide. Chất cản quang sau đó được chiếu tia cực tím qua một lớp mặt nạ có thiết kế mạch. Quá trình chiếu này làm cho chất cản quang đông cứng lại theo thiết kế mạch của lớp mặt nạ.
Sau khi in thạch bản, tấm wafer trải qua quá trình khắc . Lớp cản quang chưa cứng được loại bỏ, và dung dịch khắc được phủ lên tấm wafer, loại bỏ lớp silicon dioxide lộ ra và để lại mạch điện mong muốn.
Sau đó, wafer được pha tạp để thay đổi các tính chất điện của nó. Quá trình này bao gồm việc đưa tạp chất vào các vùng cụ thể của wafer silicon thông qua phương pháp khuếch tán hoặc cấy ion. Bước này tạo ra các vùng có tính chất điện riêng biệt, cho phép tạo ra các mối nối pn - nền tảng của các thiết bị bán dẫn.
Cuối cùng, quá trình kim loại hóa được thực hiện để cung cấp phần kết nối điện giữa các thành phần khác nhau của mạch tích hợp. Các lớp kim loại mỏng, thường là nhôm hoặc đồng, được phủ lên wafer, kết nối các bộ phận khác nhau của mạch. Sau khi kim loại hóa, wafer thường được phủ một lớp bảo vệ để chống hư hỏng và nhiễm bẩn.
4.1. Đánh bóng wafer
Một quy trình thiết yếu trong chế tạo wafer là đánh bóng wafer, còn được gọi là san phẳng hóa học-cơ học (CMP). Sau chuỗi quy trình chế tạo, bề mặt wafer sẽ xuất hiện nhiều điểm bất thường. Những điểm bất thường này có thể cản trở quá trình in thạch bản, trong đó độ sâu tiêu điểm là rất quan trọng.
Đánh bóng wafer sử dụng kết hợp các quy trình hóa học và cơ học để giảm thiểu những biến đổi bề mặt này, tạo ra một bề mặt phẳng và mịn. Wafer được đặt trên một tấm kim loại quay với một miếng đệm và một hỗn hợp hoạt tính hóa học. Khi wafer được ép vào miếng đệm và tấm kim loại quay, hỗn hợp này hỗ trợ loại bỏ vật liệu khỏi các điểm gồ ghề trên wafer, làm phẳng bề mặt.
Quá trình này rất quan trọng để đảm bảo các linh kiện bán dẫn trên wafer hoạt động chính xác. Độ chính xác cao là cần thiết, vì các điểm bất thường cần loại bỏ thường chỉ cao vài nanomet. Sau CMP, wafer được làm sạch kỹ lưỡng để loại bỏ bất kỳ cặn bẩn hoặc mảnh vụn còn sót lại nào trước khi chuyển sang bước chế tạo tiếp theo.
5. Quy trình phân lớp (Layering Process)
Trong quá trình chế tạo thiết bị bán dẫn, quá trình phủ lớp là một bước thiết yếu. Phủ lớp bao gồm việc lắng đọng các vật liệu khác nhau lên tấm wafer silicon, mỗi loại có những đặc tính và chức năng riêng. Các vật liệu này có thể được phân loại thành ba loại chính: chất cách điện, chất bán dẫn và chất dẫn điện.
Các lớp cách điện, thường là silicon dioxide, được phủ lên để cách điện các phần khác nhau của mạch. Lớp cách điện cũng bảo vệ các lớp bên dưới khỏi ô nhiễm môi trường. Quá trình hình thành lớp cách điện được gọi là quá trình oxy hóa nhiệt, trong đó wafer silicon được nung nóng trong môi trường oxy để tạo thành một lớp silicon dioxide mỏng.
Các lớp bán dẫn tạo thành các vùng hoạt động của thiết bị, nơi diễn ra hoạt động điện. Các lớp này thường được cấu tạo từ silicon nguyên chất hoặc kết hợp silicon và các nguyên tố khác như germani. Các lớp này được tạo ra thông qua một quy trình gọi là epitaxy, trong đó các lớp vật liệu bán dẫn được phát triển trên tấm wafer silicon.
Cuối cùng, các lớp dẫn điện được lắng đọng để tạo kết nối giữa các phần khác nhau của mạch điện. Các kết nối này cho phép dòng điện chạy qua thiết bị. Các kim loại như nhôm hoặc đồng thường được sử dụng làm lớp dẫn điện.
5.1. Oxy hóa (Oxidation)
Quá trình oxy hóa là một quá trình cơ bản trong quá trình hình thành các lớp cách điện trong quy trình phân lớp. Quá trình này bao gồm việc gia nhiệt có kiểm soát tấm wafer silicon trong môi trường giàu oxy, tạo ra một lớp silicon dioxide (SiO2) mỏng trên bề mặt wafer. Silicon dioxide hoạt động như một chất cách điện tuyệt vời nhờ điện áp đánh thủng cao, khoảng 10^6 vôn/cm và dòng điện rò rỉ thấp.
Hai loại quy trình oxy hóa phổ biến là oxy hóa ướt và oxy hóa khô. Oxy hóa ướt, trong đó hơi nước được dẫn qua wafer ở nhiệt độ cao (thường trên 1000 độ C), tạo ra lớp oxit dày hơn và nhanh hơn oxy hóa khô. Ngược lại, oxy hóa khô sử dụng oxy khô ở nhiệt độ tương tự, tạo ra lớp oxit mỏng hơn, đặc hơn và chất lượng cao hơn.
Độ dày của lớp oxit rất quan trọng và được kiểm soát chặt chẽ vì nó ảnh hưởng trực tiếp đến các đặc tính điện của thiết bị. Ví dụ, trong transistor hiệu ứng trường kim loại-oxit-bán dẫn (MOSFET), độ dày cổng oxit có thể ảnh hưởng đáng kể đến điện áp ngưỡng của transistor. Các quy trình hiện đại có thể kiểm soát độ dày cổng oxit xuống đến vài nanomet.
6. Khuếch tán tạp chất (Dopant Diffusion)
Khuếch tán tạp chất là một bước thiết yếu trong chế tạo chất bán dẫn, mang lại cho chất bán dẫn đặc tính kiểm soát điện tích. Quá trình này bao gồm việc đưa các nguyên tử tạp chất, được gọi là tạp chất, vào tấm wafer silicon. Tùy thuộc vào loại tạp chất được sử dụng, silicon có thể được chế tạo theo loại n (hạt dẫn điện đa số là electron) hoặc loại p (hạt dẫn điện đa số là lỗ trống).
Ví dụ, phốt pho hoặc asen, với năm electron hóa trị, có thể được sử dụng để tạo ra silic loại n. Ngược lại, boron hoặc gali, với ba electron hóa trị, được sử dụng để tạo ra silic loại p. Những tạp chất này thay thế các nguyên tử silic trong mạng tinh thể, đóng góp thêm các hạt mang điện. Nồng độ của các tạp chất này có thể thấp tới một nguyên tử tạp chất trên một triệu nguyên tử silic, nhưng nó ảnh hưởng đáng kể đến các tính chất điện của silic.
Quá trình khuếch tán tạp chất được thực hiện ở nhiệt độ cao, thường trong khoảng 900 đến 1200 độ C. Tấm wafer silicon được đặt trong lò nung, và nguồn tạp chất được đưa vào dưới dạng khí. Các tạp chất khuếch tán vào tấm wafer silicon, dưới tác động của gradient nhiệt độ, và chiếm giữ các vị trí trong mạng tinh thể silicon.
Quá trình này được kiểm soát chặt chẽ, vì độ sâu khuếch tán, được gọi là độ sâu tiếp giáp, ảnh hưởng trực tiếp đến các đặc tính điện của thiết bị. Độ sâu này thường dao động từ vài trăm nanomet đến vài micromet, và được đo bằng các kỹ thuật như khối phổ ion thứ cấp (SIMS). Độ đột ngột của tiếp giáp tạo ra có thể ảnh hưởng đến hiệu suất của các thiết bị bán dẫn. Tiếp giáp đột ngột rất quan trọng trong các thiết bị như transistor tiếp giáp lưỡng cực (BJT), trong khi tiếp giáp dần dần hơn là cần thiết đối với các thiết bị như MOSFET.
7. Quá trình khắc (Etching)
Quá trình khắc là một bước thiết yếu trong chế tạo chất bán dẫn, được sử dụng để loại bỏ các lớp được chọn lọc khỏi bề mặt của tấm wafer silicon. Nó cho phép tạo ra các họa tiết phức tạp, tạo thành nền tảng cho các mạch thu nhỏ trong các thiết bị điện tử. Quá trình khắc có thể loại bỏ một cách chọn lọc silicon dioxide, polysilicon, các lớp kim loại, hoặc thậm chí cả bản thân chất nền silicon. Các họa tiết được xác định bằng phương pháp quang khắc, trong đó một vật liệu nhạy sáng gọi là chất cản quang được chiếu sáng, xác định các vùng cần được bảo vệ trong quá trình khắc.
Khắc có thể được thực hiện bằng hai phương pháp: khắc ướt và khắc khô. Khắc ướt sử dụng chất khắc lỏng để hòa tan vật liệu. Phương pháp này tiết kiệm chi phí và đơn giản. Tuy nhiên, nó có những hạn chế như khắc đẳng hướng, nghĩa là khắc đều theo mọi hướng, có thể dẫn đến việc cắt gọt hoa văn. Bản chất đẳng hướng của khắc ướt khiến việc đạt được tỷ lệ khung hình cao (tỷ lệ chiều sâu trên chiều rộng) ở các chi tiết được khắc trở nên khó khăn.
Mặt khác, khắc khô sử dụng chất khắc pha khí trong buồng chân không, mang lại khả năng kiểm soát quá trình khắc tốt hơn. Một kỹ thuật khắc khô phổ biến là khắc ion phản ứng (RIE). Trong RIE, một plasma các ion phản ứng được tạo ra bằng nguồn tần số vô tuyến (RF). Các ion này được gia tốc về phía wafer, tại đó chúng phản ứng với vật liệu bề mặt, chuyển đổi nó thành sản phẩm phụ dễ bay hơi có thể được loại bỏ bằng bơm chân không. Tính định hướng của sự bắn phá ion trong RIE dẫn đến khắc dị hướng, cho phép tạo ra các chi tiết có tỷ lệ khung hình cao với thành bên thẳng đứng.
Quá trình khắc phải được kiểm soát cẩn thận, và một thông số quan trọng là tốc độ khắc, thường được đo bằng nanomet mỗi phút. Các yếu tố như nhiệt độ, áp suất và thành phần của tác nhân khắc đều có thể ảnh hưởng đến tốc độ khắc. Trong trường hợp khắc khô, các yếu tố bổ sung như công suất RF và áp suất buồng khắc đóng vai trò quan trọng. Sự thay đổi tốc độ khắc trên toàn bộ wafer, được gọi là độ đồng đều của quá trình khắc, là một thông số quan trọng khác được kiểm soát cẩn thận để đảm bảo kích thước chi tiết đồng đều trên toàn bộ wafer.
Các quy trình khắc được kiểm soát chính xác này cho phép sản xuất các cấu trúc nano, với kích thước chi tiết hiện đạt dưới 10 nanomet trong các thiết bị bán dẫn tiên tiến. Khả năng này đóng vai trò nền tảng cho việc thu nhỏ liên tục các mạch điện tử, thúc đẩy cải thiện hiệu suất, hiệu quả năng lượng và chi phí.
8. Kiểm tra và đóng gói (Testing & Packaging)
Trong giai đoạn cuối cùng của quá trình chế tạo chất bán dẫn, trọng tâm chuyển từ sản xuất sang đảm bảo chất lượng và bảo vệ. Giai đoạn thử nghiệm là một phần không thể thiếu của quy trình sản xuất và được thực hiện để đảm bảo tất cả các mạch trên wafer hoạt động chính xác. Một loạt các thử nghiệm điện được thực hiện, được gọi là thăm dò wafer hoặc thử nghiệm wafer . Điều này bao gồm việc tiếp xúc từng khuôn trên wafer với một mảng các đầu dò nhỏ được kết nối với một máy thử nghiệm. Máy thử nghiệm chạy một loạt các thử nghiệm điện, kiểm tra các thông số như dòng điện, điện áp, điện trở và các đặc tính điện dung hoặc cảm ứng. Các thử nghiệm này được thiết kế để đảm bảo rằng thiết bị đáp ứng tất cả các yêu cầu về thông số kỹ thuật và chức năng của nó. Phần mềm tạo mẫu thử nghiệm tự động (ATPG) thường được sử dụng để tạo các vectơ thử nghiệm (tổ hợp đầu vào).
Sau khi kiểm tra, các tấm wafer được cắt thành từng phần nhỏ gọi là die, trong 1 quy trình gọi là Dicing, sử dụng các lưỡi dao kim cương với độ chính xác cao. Sau đó, các die được gắn lên các tầm nền gọi là substrate, tạo thành 1 con chip hoàn chỉnh. Có nhiều kỹ thuật để thực hiện việc này, như flip-chip, wire-bonding,...
Sau khi đóng gói, các chip trải qua quá trình kiểm tra cuối cùng để đảm bảo chúng vẫn còn nguyên vẹn sau quá trình đóng gói và hoạt động bình thường. Chúng cũng được kiểm tra trong các điều kiện môi trường khác nhau như nhiệt độ và độ ẩm để đảm bảo độ tin cậy. Nếu chip là một phần của hệ thống trên chip (SoC) lớn hơn, nó có thể trải qua quá trình kiểm tra chức năng, trong đó tất cả các hệ thống con được kiểm tra để đảm bảo hoạt động chính xác. Trong các giai đoạn nâng cao này, lỗi thường rất thấp, nhưng bất kỳ lỗi nào được phát hiện ở giai đoạn này đều dẫn đến việc loại bỏ toàn bộ chip. Điều này nhấn mạnh tầm quan trọng của việc kiểm soát chất lượng sớm và nhất quán trong các giai đoạn đầu của quy trình chế tạo.
Xét về dữ liệu số, thử nghiệm có thể là một quá trình tốn thời gian. Việc thử nghiệm chiếm tới 25% tổng thời gian sản xuất là điều không hiếm gặp. Độ bao phủ thử nghiệm – tỷ lệ phần trăm chức năng của chip được thử nghiệm – có thể vượt quá 99% đối với các ứng dụng có độ tin cậy cao như ô tô hoặc hàng không vũ trụ. Năng suất chip trung bình – tỷ lệ phần trăm chip hoạt động được trên một wafer – thay đổi rất nhiều tùy thuộc vào độ phức tạp của quy trình và mức độ hoàn thiện của công nghệ, nhưng có thể dao động từ 50% đối với các quy trình mới, tiên tiến đến hơn 90% đối với các quy trình đã hoàn thiện và được hiểu rõ.
Tham khảo: Wevolver